PAT-NO:

JP407049890A

DOCUMENT-IDENTIFIER:

JP 07049890 A

TITLE:

LAYOUT DEVICE

PUBN-DATE:

February 21, 1995

INVENTOR-INFORMATION:

NAME

KISHIMOTO, YASUNORI

ASSIGNEE-INFORMATION:

NAME

MITSUBISHI ELECTRIC CORP

COUNTRY

N/A

APPL-NO:

JP05196069

APPL-DATE:

August 6, 1993

INT-CL (IPC): G06F017/50

ABSTRACT:

PURPOSE: To shorten the period of LSI development by converting existent layout information into desired new layout information.

CONSTITUTION: A function block similar to a 2nd function block required to develop a 2nd LSI 15 for a function block 12 used for an existent LSI 11 is extracted from a data file 14. Then an aspect ratio and area required to deform the similar function block into the 2nd function block 16 are set by using a control file 17 and their parameters are set. Then a layout means 19 deforms the similar function block on the basis of the parameters. At this

06/10/2003, EAST Version: 1.03.0002

time, a layout means 19 selects and extracts an element which has the same input/output pin number and the same logic driving ability satisfying capacity from a library file 18 and converts the element for an output stage element which varies in the capacity owing to variation in wiring length. Consequently, the 2nd function block 16 which is set is generated.

COPYRIGHT: (C) 1995, JPO

06/10/2003, EAST Version: 1.03.0002

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-49890

(43)公開日 平成7年(1995)2月21日

(51) Int.Cl.4

線別記号 庁内整理番号

FΙ

技術表示箇所

G06F 17/50

7623-5L

G06F 15/60

370 K

審査請求 未請求 請求項の数2 OL (全 5 頁)

(21)出願番号

特欄平5-196069

(22)出顧日

平成5年(1993)8月6日

(71)出職人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 岸本 靖則

伊丹市瑞原4丁目1番地 三菱電機株式会

社北伊丹製作所内


(74)代理人 弁理士 高田 守

(54) 【発明の名称】 レイアウト装置

(57)【要約】

【目的】 既存の機能ブロックのレイアウト情報を新しい所望の機能ブロックのレイアウト情報に変換可能なレイアウト装置を得る。

【構成】 新たに開発される第2のLSI15に必要な第2の機能ブロック16に類似の機能ブロックをデータベース14から抽出し、類似の機能ブロックを第2の機能ブロック16に変換するために必要なアスペクト比および面積を設定してそのパラメータを指示するコントロールファイル17で指示されたパラメータに基づいて変形し第2の機能ブロック16に変換するとともに、第2の機能ブロック16に適した各素子をライブラリファイル18から抽出して新レイアウト情報20を生成するレイアウト手段19とを備える。



06/10/2003, EAST Version: 1.03.0002

【特許請求の範囲】

【請求項1】 複数のLSIの各機能ブロック単位毎の レイアウト情報を蓄積して格納するデータベースと、各 素子の論理、駆動能力および遅延情報を格納するライブ ラリファイルと、新たに開発される第2のLSIに必要 な第2の機能ブロックに類似の機能ブロックを上記デー タベースから抽出し、上記類似の機能ブロックを上記第 2の機能ブロックに変換するために必要なアスペクト比 および面積を設定しそのパラメータを指示するコントロ ールファイルと、上記類似の機能ブロックを上記コント ロールファイルで指示された上記アスペクト比および面 積のパラメータに基づいて変形し第2の機能ブロックに 変換するとともに、上記第2の機能ブロックに適した各 **素子を上記ライブラリファイルから抽出して新レイアウ** ト情報を生成するレイアウト手段とを備えたことを特徴 とするレイアウト装置。

【請求項2】 複数のLSIの各機能ブロック単位毎の レイアウト情報を蓄積して格納するデータベースと、各 素子の論理、駆動能力および遅延情報を格納するライブ ラリファイルと、新たに開発される第2のLSIに必要 20 な第2の機能ブロックに類似の機能ブロックを上記デー タベースから抽出し、上記類似の機能ブロックを上記第 2の機能ブロックに変換するために必要なアスペクト比 および面積を設定しそのパラメータを指示するコントロ ールファイルと、上記類似の機能ブロックを上記コント ロールファイルで指示された上記アスペクト比および面 積のパラメータに基づいて変形し第2の機能ブロックに 変換するとともに上記第2の機能ブロックに適した各素 子を上記ライブラリファイルから抽出して新レイアウト 情報を生成し、又、上記第2の機能ブロックを1つの素 30 子として見た遅延情報を上記ライブラリファイル内の遅 延情報に基づいて生成するレイアウト手段とを備えたこ とを特徴とするレイアウト装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、LSI開発時に適用 されるレイアウト装置に関するものである。

[0002]

【従来の技術】図3は従来のレイアウト装置の概略構成 はこのLSI1で使用される機能ブロック、3はこの機 能ブロック2の例えば配置、配線、素子等のレイアウト 情報、4は各機能ブロック2の各レイアウト情報を蓄積 して格納するデータベース、5は新たに開発される第2 のLSI、6はこの第2のLSIに使用される第2の機 能ブロックである。

【0003】次に、上記のように構成された従来のレイ アウト装置の動作について説明する。まず、LSI1の 開発で使用された機能ブロック2のレイアウト情報3 を、データベース4内に格納する。そして、新たに第2~50~を1つの素子として見た遅延情報をライブラリファイル

のLSI5の開発時には、データベース4内に格納され た各レイアウト情報3の中から、第2のLSIに必要な 第2の機能ブロック6と同一論理を持つ機能ブロックを 選択して抽出し、第2の機能ブロック6として利用す る。

[0004]

【発明が解決しようとする課題】従来のレイアウト装置 は以上のように構成されているので、第2のLSI5を 新たに開発する際に、第2の機能ブロック6と同一論理 を持った機能ブロックが、予めデータベース4内に格納 された機能ブロックの中に存在している場合は利用可能 であるが、存在していない場合は利用できないため、新 たな機能ブロックを生成しなければならず、LSI開発 の工期が遅延するという問題点があった。

【0005】この発明は上記のような問題点を解消する ためになされたもので、既存のレイアウト情報を新規の 所望のレイアウト情報に変換可能とすることにより、L SI開発の工期の短縮ができるレイアウト装置を提供す ることを目的とするものである。

[0006]

【課題を解決するための手段】この発明の請求項1に係 るレイアウト装置は、複数のLSIの各機能ブロック単 位毎のレイアウト情報を蓄積して格納するデータベース と、各業子の論理、駆動能力および遅延情報を格納する ライブラリファイルと、新たに開発される第2のLSI に必要な第2の機能ブロックに類似の機能ブロックをデ ータベースから抽出し、類似の機能ブロックを第2の機 能ブロックに変換するために必要なアスペクト比および 面積を設定してそのパラメータを指示するコントロール - ファイルと、類似の機能ブロックをコントロールファイ ルで指示されたアスペクト比および面積のパラメータに 基づいて変形し第2の機能ブロックに変換するととも に、第2の機能ブロックに適した各素子をライブラリフ ァイルから抽出して新レイアウト情報を生成するレイア ウト手段とを備えたものである。

【0007】又、この発明の請求項2に係るレイアウト 装置は、複数のLSIの各機能ブロック単位毎のレイア ウト情報を蓄積して格納するデータベースと、各素子の 論理、駆動能力および遅延情報を格納するライブラリフ を示すブロック図である。図において、1はLSI、2 40 ァイルと、新たに開発される第2のLSIに必要な第2 の機能ブロックに類似の機能ブロックをデータベースか ら抽出し、類似の機能ブロックを第2の機能ブロックに 変換するために必要なアスペクト比および面積を設定し てそのパラメータを指示するコントロールファイルと、 類似の機能ブロックをコントロールファイルで指示され たアスペクト比および面積のパラメータに基づいて変形 し第2の機能ブロックに変換するとともに第2の機能ブ ロックに適した各素子をライブラリファイルから抽出し て新レイアウト情報を生成し、又、第2の機能ブロック

形する。

内の遅延情報に基づいて生成するレイアウト手段とを備 えたものである。

[0008]

【作用】この発明の請求項1におけるレイアウト装置の レイアウト手段は、データベースから抽出された類似の 機能ブロックをコントロールファイルで指示されたアス ペクト比および面積のパラメータに基づいて変形し第2 の機能ブロックに変換するとともに、第2の機能ブロッ クに適した各案子をライブラリファイルから抽出して新 レイアウト情報を生成する。

【0009】又、この発明の請求項2におけるレイアウ ト装置のレイアウト手段は、データベースから抽出され た類似の機能ブロックをコントロールファイルで指示さ れたアスペクト比および面積のパラメータに基づいて変 形し第2の機能ブロックに変換するとともに第2の機能 ブロックに適した各素子をライブラリファイルから抽出 して新レイアウト情報を生成し、又、第2の機能ブロッ クを1つの素子として見た遅延情報をライブラリファイ ル内の遅延情報に基づいて生成する。

[0010]

【実施例】

実施例1.以下、この発明の実施例を図について説明す る。図1はこの発明の実施例1におけるレイアウト装置 の概略構成を示すブロック図である。図において、11 はLSI、12はこのLSI1で使用される機能ブロッ ク、13はこの機能ブロック12の例えば配置、配線、 素子等のレイアウト情報、14は各機能ブロック12の 各レイアウト情報を蓄積して格納するデータベースであ

6はこの第2のLSI15で使用される第2の機能ブロ ック、17は第2のLSI15に必要な第2の機能ブロ ック16に類似の機能ブロックをデータベース14から 抽出し、この類似の機能ブロックを第2の機能ブロック 16に変形するために必要なアスペクト比(形状、すな わちタテとヨコの比)および面積を設定してそのパラメ ータを指示するコントロールファイル、18は各素子の **論理、駆動能力、遅延情報を格納するライブラリファイ** ル、19はレイアウト手段で、データファイル14から ル17で指示されたアスペクト比および面積のパラメー タに基づいて変形することにより第2の機能ブロック1 6に変換するとともに、この第2の機能ブロック16に 適した各素子をライブラリファイル18から抽出して新 レイアウト情報20を生成する。

【0012】次に、上記のように構成されたこの発明の 実施例1におけるレイアウト装置の動作について説明す る。まず、第2のLSI15の開発に必要な第2の機能 ブロックに類似の機能ブロックをデータファイル14か ら抽出する。そして、コントロールファイル17により 50 る。

類似の機能ブロックを第2の機能ブロック16に変形す るために必要なアスペクト比および面積を設定してその パラメータを設定する。次いで、レイアウト手段19に より類似の機能ブロックを上記パラメータに基づいて変

【0013】この時、変形のために必然的に機能ブロッ ク内の各素子を接続する配線の長さおよび容量が変わ る。したがって、配線の長さが変わり容量の大きくなっ た配線の出力段の素子については、レイアウト手段19 10 によりライブラリファイル18内から、上記容量を満足 する同一入出力ピン数、同一論理の適した駆動能力を有 する素子を選択して抽出し素子の変換を行う。又、配線 の長さが変わり容量の小さくなった配線の出力段の素子 についても、上記同様レイアウト手段19によりライブ ラリファイル18内から、上記容量を満足する同一入出 カピン数、同一論理の駆動能力の小さい素子を選択して 抽出し素子の変換を行う。そして、以上の操作によりコ ントロールファイル17で設定されたアスペクト比およ び面積の機能ブロック、すなわち第2の機能ブロック1 20 6が生成される。

【0014】実施例2. 図2はこの発明の実施例2にお けるレイアウト装置の概略構成を示すブロック図であ る。図において、図1における実施例1と同様な部分に ついては同一符号を付して説明を省略する。21は新た に開発される第2のLSI、22a、22b、22cは この第2のLSIに適用される複数の第2の機能ブロッ ク、23はレイアウト手段で、データファイル14から 抽出された類似の機能ブロックを、コントロールファイ ル17で指示されたアスペクト比および面積のパラメー 【0011】15は新たに開発される第2のLSI、1 30 夕に基づいて変形することにより第2の機能ブロック2 2aに変換するとともに、この第2の機能ブロック22 aに適した各素子をライブラリファイル18から抽出し て新レイアウト情報25を生成し、又、第2の機能ブロ ック22aの変換と一緒に、この第2の機能ブロック2 2aを1つの素子として見た遅延情報24b、24c を、ライブラリファイル18内の遅延情報から算出して 生成する。

【0015】このように上記実施例2によれば、第2の LSI21の第2の機能ブロック22a変換時に、遅延 抽出された類似の機能ブロックを、コントロールファイ 40 情報24b、24cを一緒に生成するようにしているの で、第2のLSI21内で、例えば他の第2の機能ブロ ック226、22cが必要になった場合、遅延情報24 b、24cにより容易に変換することができ、階層化レ イアウトの実行が可能になる。

> 【0016】実施例3.尚、上記各実施例では、同一プ ロセス間での機能ブロックのレイアウト変換について説 明したが、異なるプロセス間においても、ライブラリフ ァイルを用意することにより、プロセス間の容量の違い を考慮してレイアウト交換が可能となることは勿論であ

[0017]

【発明の効果】以上のように、この発明の請求項1によ れば、複数のLSIの各機能ブロック単位毎のレイアウ ト情報を蓄積して格納するデータベースと、各素子の論 理、駆動能力および遅延情報を格納するライブラリファ イルと、新たに開発される第2のLSIに必要な第2の 機能ブロックに類似の機能ブロックをデータベースから 抽出し、類似の機能ブロックを第2の機能ブロックに変 換するために必要なアスペクト比および面積を設定して そのパラメータを指示するコントロールファイルと、類 10 似の機能ブロックをコントロールファイルで指示された アスペクト比および面積のパラメータに基づいて変形し 第2の機能ブロックに変換するとともに、第2の機能ブ ロックに適した各素子をライブラリファイルから抽出し て新レイアウト情報を生成するレイアウト手段とを備え たので、既存の機能ブロックのレイアウト情報を新規の 所望の機能ブロックのレイアウト情報に変換可能とな り、LSI開発の工期の短縮ができるレイアウト装置を 提供することができる。

【0018】又、この発明の請求項2によれば、複数の 20 LSIの各機能ブロック単位毎のレイアウト情報を蓄積して格納するデータベースと、各素子の論理、駆動能力および遅延情報を格納するライブラリファイルと、新たに開発される第2のLSIに必要な第2の機能ブロックに類似の機能ブロックをデータベースから抽出し、類似の機能ブロックを第2の機能ブロックに変換するために必要なアスペクト比および面積を設定してそのパラメータを指示するコントロールファイルと、類似の機能ブロックをコントロールファイルで指示されたアスペクト比および面積のパラメータに基づいて変形し第2の機能ブ 30

ロックに変換するとともに第2の機能ブロックに適した 各素子をライブラリファイルから抽出して新レイアウト 情報を生成し、又、第2の機能ブロックを1つの素子と して見た遅延情報をライブラリファイル内の遅延情報に 基づいて生成するレイアウト手段とを備えたので、既存 の機能ブロックのレイアウト情報を新規の所望の機能ブロックのレイアウト情報に変換可能となり、LSI開発 の工期の短縮ができることは勿論のこと、階層化レイア ウトの実行が可能なレイアウト装置を提供することがで きる。

【図面の簡単な説明】

【図1】この発明の実施例1におけるレイアウト装置の 概略構成を示すブロック図である。

【図2】この発明の実施例2におけるレイアウト装置の 概略構成を示すブロック図である。

【図3】従来のレイアウト装置の概略構成を示すブロック図である。

【符号の説明】

- 11 LSI
- 12 機能ブロック
- 13 レイアウト情報
- 14 データベース
- 15、21 第2のLSI
- 16、22a、22b、22c 第2の機能ブロック
- 17 コントロールファイル
- 18 ライブラリファイル
- 19、23 レイアウト手段
- 20、25 新レイアウト情報
- 24b、24c 遅延情報

[図3]

